2020年6月
verilog语法笔记
摘要： 当verilog赋值左右不对等时，数据默认都是放在低位的，而没有指定的高位默认置为0。比如：wr_op_list<=1'b1;write_buffer[63:63-7-8] <= {8'h99}; //对应[... 阅读全文
posted @ 2020-06-05 14:13 Hello+World! 阅读(341) 评论(0) 推荐(0)
Idelay进行时序调节
摘要： IODELAY_GROUP# PART is virtexu xcvu440flga2892############################################################... 阅读全文
posted @ 2020-06-05 08:52 Hello+World! 阅读(1399) 评论(0) 推荐(0)