2020年11月14日
FPGA时序约束笔记
摘要： 1、时序问题的简介(个人理解) 关键路径延时的倒数就是系统的最大频率，因为要想保证系统准确的运行，需要前一个寄存器的内容通过组合逻辑的最大延时路径在一个时钟周期之内达到下一个寄存器。关键路径的最大组合延时不变，则系统只能降频工作，使得一个时钟周期能让前一个寄存器内容，传到下一个寄存器中。否则就不能保 阅读全文
posted @ 2020-11-14 23:21 就很胖 阅读(534) 评论(0) 推荐(2)