2024年4月26日
SystemVerilog -- 6.3 Interface ~ Modports
摘要： 在接口中定义带有方向的modport列表，以对模块内的接口访问施加某些限制。关键字指示方向的声明方式与模块内部一样。 Syntax modport [identifer] ( input [port_list], output [port_list] ); 下面显示的是接口myInterface的定 阅读全文
posted @ 2024-04-26 17:50 松—松 阅读(542) 评论(0) 推荐(0)