2015年7月27日

UVM 片断
摘要： Q: UVM中有些component使用new()函数来创建，有些则是使用build_phase中的create()来创建，这两种方法有什么区别？分别应用在哪些场景？A:new()函数是sv的语法，而create是UVM提供的方法，只有使用create才能实现factory的override，所以我... 阅读全文
posted @ 2015-07-27 13:37 Module_Sun 阅读(7264) 评论(0) 推荐(4)
System Verilog 片断
摘要： Q:如何制作multi-bit variable 的 toggle coverage group?A:Systemverilog for Verification P394.利用 option.per_instance = 1;设置covergroup.//in covergroup declara... 阅读全文
posted @ 2015-07-27 13:35 Module_Sun 阅读(829) 评论(0) 推荐(0)

导航