06 2022 档案

摘要：ram有单端口，伪双端口，真双端口，其中单端口有一个地址线控制读或写，wea信号为1时读，0时写，读写都是类似于时序逻辑的结果，也就是当wea信号至高，延迟一个周期时，写入前一个状态，因为时一个端口，所以只有一个时钟； 伪双端口，有一个专门读，一个专门写，读的控制信号为ena和wea，当两个信号都为 阅读全文

摘要： 阅读全文

摘要：问题：使用pcie riffa进行开发时，进行循环发送接收，出现卡顿现象，下为寻找原因的过程： 1.通过测试发现卡在发送阶段，从PC端程序出发，其中fpga_send函数在测试中有一句WaitForSingleObject(evt, INFINITE); 该函数的应用为： 你可以使用WaitForS 阅读全文