摘要:
%d正常输出十进制数,%2d指2位宽的十进制数,右端对齐,超出部分省略;%02d指输出2位十进制数,右端对齐,不够位数的话左端补0. 阅读全文
posted @ 2019-09-04 18:00
Pine1
阅读(3748)
评论(0)
推荐(1)
摘要:
//synopsys translate_off 要忽略的部分Verilog模块语句 //synopsys translate_on 阅读全文
posted @ 2019-09-04 17:09
Pine1
阅读(595)
评论(0)
推荐(0)

浙公网安备 33010602011771号