喜欢安静

摘要： module clk_div(clk_in, clk_out); parameter DUTY = 20; //定义脉冲的占空比 parameter VAL = 100; input clk_in; output reg clk_out; //在always语句中赋值的变量必须定义为REG类型 integer cnt = 0; //定义计数变量 always@(posedge clk_in) ... 阅读全文