摘要： 计算机组成原理的大作业，用Verilog HDL设计的一个带四舍五入功能的浮点加法器，使用比较容易入门的行为级建模。呈上以便后人。。。拖到最后两天天才写，比较仓促，会有一些bug。项目地址：https://github.com/Candyroot/Floating-Point-Addition代码依照GNU GENERAL PUBLIC LICENSE发布。一． 设计思路使用Verilog ... 阅读全文