摘要：
设置、库和对象 setup 、library、object Sysnopsys提供了一个例子，在下面的位置： $synopsys/doc/syn/guidelines 首先，可以在.synopsys_dc.setup里面设置库的位置和一些环境变量。里面包括所使用库的位置，DC涉及到几个库文件： 1、 阅读全文
摘要：
综合分为三个部分：Synthesis= Translate + Mapping + Optimization。 1、 Translate 是将 HDL转化为GTECH库元件组成的逻辑电路，这步通过read_verilog进行（verilog代码），verilog代码被读入后，将会被自动transla 阅读全文