摘要： PLL,即锁相环。即给PLL一个时钟输入(一般为外部晶振时钟)，然后经过PLL内部的处理后,在PLL的输出端就可以得到一定范围的时钟频率.PLL之所以应用广泛,是因为从其输出得到的时钟不仅从频率和相位上比较稳定,而且时钟网络延时也相对内部逻辑产生的分频时钟要小的多.一、PLL的配置步骤:Tool->MegeWizard Plug-In Manager->Creat a new megafunction variation->I/O->ALTPLL,输入例话的PLL名称；DE2-115时钟输入为50MHz，欲得输出100MHz和200MHz的频率clkc0,clkc1.二 阅读全文