摘要:
<转自http://oomusou.cnblogs.com/>设计一个占空比为50%的奇数分频:产生两个clock,一个是posedge clk,一个是negedge clk,最后將两个clock做or,这样就可以产生出0.5個clock了.module div_odd ( input clk, input rst_n, output o_clk);parameter odd=7; ... 阅读全文
posted @ 2009-04-21 14:49
★星★
阅读(927)
评论(0)
推荐(0)
浙公网安备 33010602011771号