摘要:
本项目用Verilog HDL语言设计了AHB总线上的SRAM控制器,SRAM存储器在AHB总线上作为AHB slave存在,该SRAM控制器 1.支持单周期的SRAM读写操作 2.支持低功耗工作 3.添加了DFT功能,通过BIST内建自测试实现,March C-作为测试算法 阅读全文
本项目用Verilog HDL语言设计了AHB总线上的SRAM控制器,SRAM存储器在AHB总线上作为AHB slave存在,该SRAM控制器 1.支持单周期的SRAM读写操作 2.支持低功耗工作 3.添加了DFT功能,通过BIST内建自测试实现,March C-作为测试算法 阅读全文
posted @ 2023-03-24 00:22
NorthCNuo
阅读(6785)
评论(6)
推荐(11)

浙公网安备 33010602011771号