2023年3月22日

Cadence入门笔记(八):覆铜、过孔阵列和丝印

摘要: 覆铜 设计好线路后,为了提高信号和电源完整性,一般对PCB进行覆铜操作 选择添加shape,添加一个长方形和板框差不多的覆铜即可 记得要选dynamic copper动态覆铜,这样覆铜生成时会自动避让其他器件。另外覆铜的电气属性设置为GND bottom面的覆铜同理 覆铜过孔阵列 过孔阵列的设计比较 阅读全文

posted @ 2023-03-22 18:27 不回本不改名 阅读(2944) 评论(0) 推荐(0)

Cadence入门笔记(七):布线和规则

摘要: 规则设置 一般来讲规则设置主要是设置线宽和间距这两个参数 打开Cmgr规则管理器 如上所示,Physical是设置物理参数,即线宽、过孔类型之类。Spacing是这是间距 一般来讲,规则设置都是直接新建规则set,而不是直接修改default参数 例如我设置一个叫JLC的规则集,把线宽设置为最小0. 阅读全文

posted @ 2023-03-22 16:10 不回本不改名 阅读(1845) 评论(0) 推荐(0)

Cadence入门笔记(六):布局和板框

摘要: 说明 布局和走线是最复杂的一个环节,涉及诸多技巧和设计理念。但为了入门学习简单考虑,这里只做基本的操作步骤说明。 隐藏飞线 上一节放置好元件后就要开始布局了,布局前可以通过工具栏设置来选择隐藏飞线 指针过滤器 可以使用过滤器来使鼠标点击时只选中我们需要的器件 元件位置编辑 布局时可以选择切换应用模式 阅读全文

posted @ 2023-03-22 15:45 不回本不改名 阅读(1506) 评论(0) 推荐(0)

Cadence入门笔记(五):网表生成和导入

摘要: 检查封装 在生成网表前要先确认器件封装和实际封装文件是否对应存在 如下是之前设计好的封装文件.psm文件 打开orcad,和元件属性中的封装内容对比确认一致 如果实际封装和元器件有不一致的地方,在线DRC会提示错误,例如如下显示封装引脚数和原理图元件引脚数不对应 看了下情况,应该是原理图中的flas 阅读全文

posted @ 2023-03-22 15:27 不回本不改名 阅读(7911) 评论(0) 推荐(0)

导航