01 2015 档案

Quarter square 查找表乘法器，手动建立rom
摘要：建立一个C的范围为0~255，内容是（C)2/4的查表占用256个存储空间，但可以计算出+-127的两个数之积。传统算法需要至少127×127个存储空间。查找表模块的建立：module lut_module( input CLK, input RSTn, input ... 阅读全文

posted @ 2015-01-29 19:59 s010101 阅读(1219) 评论(0) 推荐(0)

pll及其modesim仿真
摘要：100mhz输入时钟，pll层40mhz和200zhm进入quartus，建立工程，新建图形文件，导入pll模块，设定pll相关参数。完成pll模块的建立，并生成pll.v文件建立modesim工程对pll模块进行打包建立激励文本pll_module_tp这样，modesim工作目录中除了pll.v... 阅读全文

posted @ 2015-01-22 22:15 s010101 阅读(410) 评论(0) 推荐(0)

向modesim中添加alter库 （或者在每次仿真时将库文件加入仿真文件夹一起编译）
摘要：在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面： ·Quartus不支持Testbench； ·调用了megafunction或者lpm库之类的Altera的函数； ·时序仿真要在Modelsim下做仿真。 下面以Altera器件为例，介绍如何在ModelSim中... 阅读全文

posted @ 2015-01-22 21:19 s010101 阅读(846) 评论(0) 推荐(0)

Verilog经典输入控制/激励信号模板1
摘要：reg [3:0]i;   always @ ( posedge CLOCK or negedge RESET )  if( !RESET ) begin  i <= 4'd0;  ... 阅读全文

posted @ 2015-01-09 16:25 s010101 阅读(1224) 评论(0) 推荐(0)

verilog中的for循环问题
摘要：module mult_for(outcome,a,b);parameter SIZE=8;input[SIZE:1] a,b;output reg[2*SIZE:1] outcome;integer i;always @(a or b) begin outcome<=0; for(i=... 阅读全文

posted @ 2015-01-01 17:02 s010101 阅读(3331) 评论(0) 推荐(0)

2015,welcome!!!
摘要：2015,welcome!!! 阅读全文

posted @ 2015-01-01 01:19 s010101 阅读(127) 评论(0) 推荐(0)

导航