2014年11月18日

quartus使用笔记
摘要： quartus中默认顶层文件名与工程名相同，或自行设置顶层文件：project->set as top-leval entity顶层模块名要与工程名相同RTL是编译后的结果，并没有与实际的硬件结构相对应也就是说RTL只能说明各个模块，模块之间的连接关系。Technology Map Viewer是f... 阅读全文
posted @ 2014-11-18 20:11 s010101 阅读(348) 评论(0) 推荐(0)
数字电路-保持与建立时间
摘要： 首先：建立时间和保持时间都是器件要求的特性。其中建立时间是器件输入端在时钟信号有效沿到来前，要求输入信号稳定不变的时间。保持时间是器件输入端要求输入信号在时钟信号有效沿到来后保持稳定不变的时间。如果输入信号不满足建立时间和保持时间的要求，就可能导致数据锁存错误。延迟时间是器件本身或布线的物理特性，其... 阅读全文
posted @ 2014-11-18 15:58 s010101 阅读(982) 评论(0) 推荐(0)
数字电路-异同步 复位 线与 oc门
摘要： 同步 异步 复位 阅读全文
posted @ 2014-11-18 11:37 s010101 阅读(1081) 评论(0) 推荐(0)

导航