2016年8月6日
verilog 三段式状态机的技巧
摘要： 三段式代码多，但是有时钟同步，延时少，组合逻辑跟时序逻辑分开并行出错少。 (1)同步状态转移 （2）当前状态判断接下来的状态 （3）动作输出 如果程序复杂可以不止三个always 。always 后常接case case必须有default ，对于FPGA常用 状态数较少，独热码编码 ，或者格雷码 阅读全文
posted @ 2016-08-06 10:29 深水无声 阅读(14847) 评论(0) 推荐(0)