当前标签：always

用verilog来描述组合逻辑电路
caiqingfei 2016-10-03 17:31 阅读:8145 评论:0 推荐:0