2017年9月10日
FPGA基础学习(3) -- 跨时钟域处理方法
摘要： 文章主要是基于学习后的总结。 1. 时钟域 假如设计中所有的触发器都使用一个全局网络，比如FPGA的主时钟输入，那么我们说这个设计只有一个时钟域。假如设计有两个输入时钟，如图1所示，一个时钟给接口1使用，另一给接口2使用，那么我们说这个设计中有两个时钟域。 2. 亚稳态 触发器的建立时间和保持时间在 阅读全文
posted @ 2017-09-10 16:11 肉娃娃 阅读(42968) 评论(10) 推荐(10)