摘要:
title: Atomic Variable & Memory Order date: 2022-10-04 21:26:37 tags: - "原子变量" - "并发" - "内存序模型" 这一篇文章, 我们浅谈一下原子变量以及内存序模型. 有什么问题欢迎留言指出, 我们可以一起讨论. Atomi 阅读全文
posted @ 2024-01-29 00:13
RiversJin
阅读(41)
评论(0)
推荐(0)
摘要:
Arm内存模型 在SMP,弱内存序的系统中, 为了实现多核间的同步,通常硬件需要实现两类硬件特性 互斥访问 2. 内存屏障 通过互斥访问, 可以实现核心间的同步; 通过内存屏障, 确保核心在解锁前对于内存的访问操作使得其他核心可见. 比如, 存在两个核心, 分别是Core0和Core1, Core0 阅读全文
posted @ 2024-01-29 00:11
RiversJin
阅读(211)
评论(0)
推荐(0)
摘要:
有关本篇文章的代码,我已经上传至代码库的"enableMMU"分支 代码库地址 RiversJin/ToyOS: A simple SMP OS on ARMv8 在Aarch64架构中,MMU不但控制着地址翻译,还管理着内存的缓存,分享策略.在没有启动MMU时,数据缓存失效,指令缓存有效. 参考这 阅读全文
posted @ 2024-01-29 00:08
RiversJin
阅读(312)
评论(0)
推荐(0)
摘要:
接上一章节,我们来看看这个项目的代码,就从启动时的执行顺序开始吧 首先是entry.S 然后是main.c entry.S 我们之前提到了,某些版本的qemu在启动时CPU的异常等级与真实的树莓派不一致,所以这里有一个判断的过程.如果你对这个感兴趣,可以跟着执行过程看,我写的注释也还算详细,或者,只 阅读全文
posted @ 2024-01-29 00:02
RiversJin
阅读(116)
评论(0)
推荐(0)

浙公网安备 33010602011771号