Verilog

default都写（习惯）

{s1，s0} 拼接

input i0，i1，i2，i3

posted @ 2023-11-30 21:47  r3xxx  阅读(40)  评论(0)    收藏  举报