摘要： 前半部分转自http://www.cnblogs.com/Mrseven/articles/2247657.html，后半部分为自己测试结果。 基础知识：verilog 不可综合语句 （1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，an... 阅读全文

摘要： 这几个概念是不一样的 顺序块：顺序块中的语句是按顺序执行的，每条语句中的延迟值是与其前一条语句执行的仿真时间有关。 并行块：并行块语句是并行执行的，它里面的每条语句中指定的延迟值都是相对于语句块开始执行的时候。 所以顺序块和并行块的区别是，里面每条语句执行的仿真时间，而非具体的阻塞，非阻塞语句。 阻塞赋值：在一下条语句执行前，这条赋值语句必须已经完成。 非阻塞赋值：当非... 阅读全文

摘要： 第一种方法module mux( d1, d2, d3, d4, se1, se2, dout ); input d1; input d2; input d3; input d4; input se1; ... 阅读全文