摘要： 刚开始接触Verilog HDL语言时，这种硬件描述语言有一点与软件的程序设计语言直观上的最大区别大概就是这个赋值语句了（这里只是强调直观上的最大区别，事实上的最大区别并非如此）。 Verilog HDL中的赋值方式有两种：阻塞赋值与非阻塞赋值。 之前也看过很多种解释，例如，阻塞赋值（=）适用于时序 阅读全文