上一页 1 ··· 14 15 16 17 18 19 20 21 22 ··· 29 下一页
摘要: C99:here 例如声明了这样的结构体 赋值结果: 设置: 阅读全文
posted @ 2018-05-08 17:39 QIYUEXIN 阅读(1609) 评论(0) 推荐(0)
摘要: 1. 背景 C89标准规定初始化语句的元素以固定顺序出现,该顺序即待初始化数组或结构体元素的定义顺序。 C99标准新增指定初始化(Designated Initializer),即可按照任意顺序对数组某些元素或结构体某些成员进行选择性初始化,只需指明它们所对应的数组下标或结构体成员名。GNU C将其 阅读全文
posted @ 2018-05-08 17:36 QIYUEXIN 阅读(5186) 评论(0) 推荐(0)
摘要: 1. DMA简介 直接存储器存取(Dma)是为了提供高速数据传输外围设备和内存以及内存到内存。数据可以通过dma快速移动。没有任何CPU操作。这使得CPU资源可以用于其他操作。 这两个DMA控制器总共有12个通道(DMA 1的7个通道和DMA 2的5个通道),每个通道都有。专用于管理来自一个或多个外 阅读全文
posted @ 2018-05-07 15:42 QIYUEXIN 阅读(792) 评论(0) 推荐(0)
摘要: o read/write the AFIO_EVCR, AFIO_MAPR and AFIO_EXTICRX registers, the AFIO clock should first be enabled. Refer to Section 7.3.7: APB2 peripheral cloc 阅读全文
posted @ 2018-04-24 15:07 QIYUEXIN 阅读(433) 评论(0) 推荐(0)
摘要: 27.1 USART introduction 通用同步异步接收发射机(USART)对需要NRZ异步串行数据格式行业标准的外部设备,提供了一个灵活的全双工数据交换的方法。USART使用分数波特率生成器提供非常广泛的波特率。 它支持同步单向通信和半双工单线通信.它还支持LIN(本地互连网络)、Smar 阅读全文
posted @ 2018-04-24 10:14 QIYUEXIN 阅读(817) 评论(0) 推荐(0)
摘要: 1、总开关 每个CPU有一个中断总开关。通过CPU中断控制寄存器实现。Cortex-M的中断控制寄存器包括:FAULTMASK、PRIMASK、BASEPRI、BASEPRI_MAX。总开关的本质是变更当前执行优先级,根据Cortex-M的架构设计,只有优先级高于当前执行优先级的中断或异常才能抢占C 阅读全文
posted @ 2018-04-23 20:58 QIYUEXIN 阅读(5886) 评论(0) 推荐(0)
摘要: 一、简单说明: cleanup作为__attribute__属性中的一个可选属性值 其作用是当其声明的变量离开了其生命周期,那么 会自动调用你所指定的销毁函数 二、例子: 执行结果: current str : hello world! final str : hello world! 再通过 va 阅读全文
posted @ 2018-04-23 20:27 QIYUEXIN 阅读(956) 评论(0) 推荐(0)
摘要: 使用内嵌汇编,要先编写汇编指令模板,然后将C语言表达式与指令的操作数相关联,并告诉GCC对这些操作有哪些限制条件。例如在下面的汇编语句: “movl %1,%0”是指令模板;“%0”和“%1”代表指令的操作数,称为占位符,内嵌汇编靠它们将C语言表达式与指令操作数相对应。 指令模板后面用小括号括起来的 阅读全文
posted @ 2018-04-23 19:13 QIYUEXIN 阅读(3618) 评论(0) 推荐(2)
摘要: 转自 1. Cortex-M3的异常/中断屏蔽寄存器组 注:只有在特权级下,才允许访问这3个寄存器。 名 字 功能描述 PRIMASK 只有单一比特的寄存器。置为1后,就关掉所有可屏蔽异常,只剩下NMI和硬Fault可以响应。默认值是0,表示没有关闭中断。 FAULTMASK 只有单一比特的寄存器。 阅读全文
posted @ 2018-04-23 15:41 QIYUEXIN 阅读(4497) 评论(0) 推荐(0)
摘要: 阅读全文
posted @ 2018-04-23 13:23 QIYUEXIN 阅读(253) 评论(0) 推荐(0)
上一页 1 ··· 14 15 16 17 18 19 20 21 22 ··· 29 下一页