【自学嵌入式：计算机组成原理】30. 用锁存器记录一个bit

30. 用锁存器记录一个bit

锁存器：基础存储电路的原理与结构

锁存器是计算机存储器的基础单元，用于临时保存1位二进制数据（0或1），其核心通过与门、或门的组合，实现“可控存储”——由写使能信号（WE）决定是否更新存储内容。以下从组件特性、电路结构到工作逻辑逐步解析。

一、核心组件的存储特性回顾

锁存器依赖与门（AND）、或门（OR）的逻辑特性实现数据存储，需先回顾两类门电路的基础功能：

1. 与门（AND）的逻辑

与门有2个输入（记为 \(A\)、\(B\) ）和1个输出（记为 \(Y\) ），输出规则为：

\[Y = A \land B \]

• 仅当所有输入为1时，输出 \(Y = 1\)；
• 若任意输入为0，输出 \(Y = 0\)。

→ 与门可通过反馈结构“维持0的存储”：若输出被置为0，反馈回输入后，可长期保持0（因输入含0时，与门输出必为0）。

2. 或门（OR）的逻辑

或门有2个输入（记为 \(A\)、\(B\) ）和1个输出（记为 \(Y\) ），输出规则为：

\[Y = A \lor B \]

• 若任意输入为1，输出 \(Y = 1\)；
• 仅当所有输入为0时，输出 \(Y = 0\)。

→ 或门可通过反馈结构“维持1的存储”：若输出被置为1，反馈回输入后，可长期保持1（因输入含1时，或门输出必为1）。

二、锁存器的电路结构与信号定义

锁存器通过与门、或门、非门（NOT）的组合，引入写使能信号（WE）控制存储过程，核心信号与结构如下：

1. 输入/输出信号

• \(\text{Din}\)（Data In）：待存储的1位二进制数据（0或1）；
• \(\text{WE}\)（Write Enable）：写使能信号，高电平（1）时允许存储数据，低电平（0）时保持已存数据；
• \(\text{Out}\)：锁存器的输出，反映当前存储的数据（或保持的历史数据）。

2. 逻辑门组合

电路由以下逻辑门构成（结合右侧电路图理解）：

• 与门（AND）：实现“条件允许时存储数据”；
• 或门（OR）：辅助维持存储状态；
• 非门（NOT）：对WE信号反向，区分“存储模式”与“保持模式”。

三、锁存器的工作逻辑分析

锁存器的核心是“WE控制存储时机，反馈结构维持数据”，分两种工作模式：

1. 写模式（WE为高电平，\(\text{WE} = 1\) ）

当 \(\text{WE} = 1\) 时，电路允许存储新数据 \(\text{Din}\)，过程如下：

1. \(\text{WE} = 1\) 经非门反向后，输出 \(\neg \text{WE} = 0\)；
2. 与门、或门的组合逻辑被激活，\(\text{Din}\) 的值通过电路传递到输出 \(\text{Out}\)；
3. 存储完成后，反馈结构会维持 \(\text{Out}\) 的值（即使后续 \(\text{Din}\) 变化，只要WE保持高电平，Out会跟随更新）。

2. 保持模式（WE为低电平，\(\text{WE} = 0\) ）

当 \(\text{WE} = 0\) 时，电路进入“保持状态”，过程如下：

1. \(\text{WE} = 0\) 经非门反向后，输出 \(\neg \text{WE} = 1\)；
2. 反向后的信号通过与门、或门的反馈结构，切断 \(\text{Din}\) 对 \(\text{Out}\) 的影响；
3. 输出 \(\text{Out}\) 维持“写模式”最后存储的值，不受 \(\text{Din}\) 变化干扰。

四、锁存器的意义：1位存储的基石

锁存器是存储器的最小可操作单元（1位存储），通过以下方式支撑计算机存储系统：

1. 多位扩展：将多个锁存器并行组合（如8个锁存器组成1字节存储），可存储多位数据；
2. 时序控制：WE信号配合时钟（Clock），实现“定时存储”（如CPU寄存器、内存单元的读写控制）；
3. 层次化存储：从高速缓存（Cache）到内存（RAM），锁存器的变种（如D锁存器、触发器）是构建复杂存储体系的基础。

总结

锁存器通过与门、或门的组合与写使能信号（WE）的控制，实现“1位数据的可控存储与保持”。其核心逻辑是：

• \(\text{WE} = 1\) 时，存储新数据 \(\text{Din}\)；
• \(\text{WE} = 0\) 时，保持已存数据，不受输入干扰。

理解锁存器的原理，是掌握计算机存储器（如内存、寄存器）工作机制的关键，后续学习“触发器”“寄存器堆”“高速缓存”时，可深度关联其底层逻辑。