摘要：
1、赋值语句：assign{cout,sum}=a+b+cin;2、利用电平敏感的always块设计组合逻辑电路3、always块中如果含有局部变量，就必须在begin后加模块名，是必须加，同样的task中也是要这样。4、3-8译码器 assign out=1'b1<<in;//经典5、assig... 阅读全文
posted @ 2015-10-22 22:35 期待1991 阅读(474) 评论(0) 推荐(0)
摘要：
1、每个always只有一个@(event-expression).2、always块可以表示时序逻辑和组合逻辑。3、带有posedge和negedge关键字的是表示沿触发的时序逻辑，没有的表示组合逻辑或者电平敏感的锁存器。或者两者都表示。4、每个在always快中赋值的信号必须定义成reg型或者整... 阅读全文
posted @ 2015-10-22 22:17 期待1991 阅读(442) 评论(0) 推荐(0)
摘要：
一、状态机设计的关键是什么？ 如何才能把一个电路系统抽象为一个或者多个相互配合嵌套的状态机和组合系统模块？是关键。二、状态机设计指导原则 1、使用独热码 2、采用case语句，加default，变量值位‘bx，因为这样编译的电路删除了多余的东东 3、应该加上异步复位端 4、如果设计必须有不... 阅读全文
posted @ 2015-10-22 20:23 期待1991 阅读(894) 评论(0) 推荐(0)
摘要：
1、状态机的作用？是什么？ 状态机，顾名思义就是用来描述状态的。完善一点就是在同一的时钟下。更准确说是一种verilogHDL编程思想。 例如我们每一个系统都可以分为好几种状态，如：开始，初始化，运行，状态1，状态2，状态3，状态4，结束。2、状态机结构 1）输出 <= 输入有关+当前状态 ... 阅读全文
posted @ 2015-10-22 19:25 期待1991 阅读(1106) 评论(0) 推荐(0)
浙公网安备 33010602011771号