合集-FPGA学习记录

摘要：在学习 FPGA 的新手入门项目中，FIFO 是一个不可错过的经典练手项目。与简单的地址加法器（Addr 加法器）不同，FIFO 更强调对 FPGA 时序特性 的深入理解，是学习跨时钟域设计的绝佳实例。 FIFO 的设计不仅能帮助新手掌握基本的硬件描述语言，还能引导我们深入探索 FPGA 中时序约束 阅读全文

摘要：FPGA锁存器与寄存器的笔记 fpga初学者总是搞不清楚锁存器与寄存器，以及延迟赋值的原理。基础原理搞不懂，在编写fpga时候效率会十分低下。在这里我们使用触发器的物理结构去辅助我们理解这几个最常见的概念。 触发器的门电路设计 最简单的可以存储1位数据的门电路如图 设置data为1后，data信号就 阅读全文