摘要：
1.如果对接两个不同的电源来源或者两个ldo输出，可能会产生严重的文博，原因在于，负载功率不稳定，会产生一定的噪声，当两个电源噪声不同步，强行连接到一起有些噪声因为波形共振会被加强，并且产生无法追踪的无规律的噪声。 2.电源路径尽量不要用环形，原因一样。不同强度的噪声通过环形又被耦合到一起 阅读全文
摘要：
任务管理器中关掉 usb blaster任务 阅读全文
摘要：
热爱数学的 请移步这里 1.向量 表示为xy,在坐标系中往往表示为箭头终点位置比如[2 3] x=2,y=3。 2.矩阵相乘，一般来说都是向量的旋转，向量可以负数表示，i j的标量表示为向量在xy方向的缩放，向量的旋转就是 缩放量的线性放大和缩小。所以只要知道缩放后（旋转后）的一个向量（i,j帽）， 阅读全文
摘要：
1..硬算法 通过固定处理，裁剪颜色（包括位数降低和编码比如rgb444->ypbpr）和长度，替换帧数（相同或者相邻几帧抽取一张扔掉），压缩画面（抽样），等等 2..字典法 在以上预处理的基础上，对编码后的数据。通过相关推演算法,数据耦合压缩（）。处理后的数据进行字典压缩。 1.一般字典 使用公共 阅读全文
摘要：
目前最好的教程是正点原子，黑金等稍逊，其他品牌就是纯粹的verilog ，很少涉及强大的 platform 。 对于软核 一般两个总线，数据总线连接所有乱七八糟的外设接口，具体每个接口内部我看了，乱七八糟。但是他们就是能工作，机制不了解。ram和rom 要同时连接指令总线和数据总线（但是如果rom有 阅读全文
摘要：
vhdl 稍微老久一些，用起来还可以，受c语言影响大，要加入头文件，声明函数 但又不太像c，不仅仅是并行不并行。存在周期比较长，像c一样 维护了很多的库文件。verilog 做的有点现代化语言便捷了一些，像python java， 用起来更像c语言。 vhdl常用知识 1.function 和 pr 阅读全文
摘要：
enhanced 能呈现0-255灰阶 hbp hfp视频前肩后肩 相对于同步信号而言 而不是视频有效信号 阅读全文
摘要：
1.对于sparan6 ddr驱动 ,如果输出接到iobuf上，输入为三态ddr,t信号也需要ddr2一样的驱动。 对于无对齐模式，默认c0/c1上升沿读取数据，类似下降沿输出数据。 对于c0 ，明显是在c0上升沿同时加载数据，似乎是在下降沿输出数据。（两个相反的时钟） c1似乎是在下降沿加载数据， 阅读全文
摘要：
7.5 实现属性参数设置选项功能1）翻译属性（Translate Properties）：a、使用位置约束（Use LOC Constraints）：指定在输入网表或者UCF文件中是否使用位置约束，当设置为否时，NGDBuild忽略任何会导致错误的无效位 置信息， 在命令行中用-r选项运行NGDBu 阅读全文