2012年3月1日
一些verilog风格
摘要： 自verilog coding style from belab1.portiability最基本的就是用`ifdef，还有要用相对路径不要用绝对路径，别人的IP尤其是memory用的时候打上一个wrapper，里面放上自己需要的功能比如bist和scan 什么的。2.modularity & partitioning比如top里面应该只有模块相连的关系，而不要有logic；datapath和Control logic应该分离在不同的module里面，data path是timing-optimized而Control logic是area-optimized。在datapath里面应 阅读全文
posted @ 2012-03-01 11:36 poiu_elab 阅读(659) 评论(0) 推荐(0)