pu1se

摘要： STA Setup/Hold time 速查手册 时序路径 时序路径起点 模块的input 寄存器的clk端 时序路径终点 模块的output 寄存器的数据输入端D 关键路径 拥有最小松弛的时序路径被称为关键路径。 clock jitter / skew jitter 时钟抖动，就是指两个时钟周期之 阅读全文