pu1se

摘要： module division ( input [15:0] A, input [7:0] B, output [15:0] result, output [15:0] odd ); reg [15:0] a_reg; reg [7:0] b_reg; reg [31:0] temp_a; reg 阅读全文

摘要： 时钟分频 前言，本专题属于verilog手撕专题中的一节，思维导图如下，其他专题请见导航 2^n时钟分频 module div_4 ( input clk, input rst_n, output reg clk_out ); reg clk_div2; always @(posedge clk o 阅读全文