2017年10月13日
摘要：
1、普通管脚约束举例 ##NET rst_n LOC = L3 | IOSTANDARD = "LVCMOS33";//将rst_n连接到FPGA的L3管脚（最好是将rst_n写成“rst_n”，避免因为使用与约束关键字或设计环境保留字相同的信号名而 产生错误信息）；IO管脚的电平约束CMOS电压3 阅读全文
posted @ 2017-10-13 21:51
潘党飞
阅读(3437)
评论(1)
推荐(0)