free_zhang

摘要： 转载自：https://www.cnblogs.com/youngforever/p/3142483.html 前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。 个人理解是： 数字前端以设计架构为起点，以生成可以布局布线的网表为终点；是用设 阅读全文

摘要： 算法基于verilog HDL语言描述： (1)第一个时钟周期,数据全比较程序 (2)第二个时钟周期,比较值累加 (3)第三个时钟周期,把输入值赋给其对应的排序空间 (4)第四个时钟周期,把排序结果输出 (5)第五个时钟周期,把排序角标输出 source code `timescale 1ns/1p 阅读全文

摘要： memory 定义 命名规则：reg[n-1:0] 存储器名[m-1:0] 说明：这是m个n位的存储器，该存储器的地址范围是0-（m-1） eg: reg[7:0] data_rd[99:0];//100个8位的存储器，地址范围0~99 赋值：memo[200] = 4'b1010; 说明：给第20 阅读全文

摘要： 转载自:https://www.cnblogs.com/armyfai/p/3985660.html SVN简介： 为什么要使用SVN？ 程序员在编写程序的过程中，每个程序员都会生成很多不同的版本，这就需要程序员有效的管理代码，在需要的时候可以迅速，准确取出相应的版本。 Subversion是什么？ 阅读全文

摘要： 两个文件。Makefile,dump_fsdb_vcs.tcl Makefile: #veridi simulation makefile for export f=filelist.f#allall: clean com_vcs run_vcs#start compile com_vcs: vcs 阅读全文

摘要： spi接口电路。利用开源工具ordt生成项目所需的寄存器（读写，只读）addrmap_pio,设计sys_spi_slave电路完成从机设置，设计spi_master电路用来验证及流片后测试，两个task用来验证读写功能。系统框图如下 spi所实现的功能如下 状态转移图 不足:spi的sclk可以用 阅读全文