(筆記) 如何避免Quartus II自動將未宣告的信號視為wire? (SOC) (Verilog) (Quartus II)
摘要：
在Verilog 1995規定，對於沒宣告的信號會自動視為wire，這樣常常造成debug的困難，Verilog 2001另外定義了`default_nettype none，將不再自動產生wire，且目前Quartus II 8.1已經支援。 阅读全文
posted @ 2008-12-06 18:01 真 OO无双 阅读(5770) 评论(6) 推荐(1)
使用Altera所提供的ip時，如UART、DMA...等，只要在SOPC Builder加進要用的ip，Nios II的C語言include正確的header file後，就可以正常使用，為什麼自己寫的ip，還必須將HAL的*.c複製到project的目錄下才能編譯呢? 
浙公网安备 33010602011771号