2008年3月14日

(原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II) (SignalTap II) (Verilog)

摘要： Quartus II內的SignalTap II是debug Verilog很好的工具，不過似乎有時無法顯示reg的值，我發現一個小技巧可解決這個問題。 阅读全文

posted @ 2008-03-14 22:26 真 OO无双 阅读(11357) 评论(23) 推荐(1)

导航