摘要: 在之前讲解esp-idf的文件结构时,曾经讲过component是esp-idf集成的功能块,这篇文章就来讲解下,如何在esp-idf 中添加自己的component。 STEP1; 创建component文件夹结构 这里以linux下开发为例,这里在自己的的工程中添加, 首先在自己的工程下创建co 阅读全文
posted @ 2017-08-29 11:46 noticeable 阅读(6999) 评论(0) 推荐(0)
摘要: ESP-IDF Release v2.1 igrr 发布了这个 on 29 Jul · 自此发布以来,我 承诺要 承诺414 ESP-IDF Release v2.1 igrr 发布了这个 on 29 Jul · 自此发布以来,我 承诺要 承诺414 自v2.0以来的变化。 突破变化 版本v2.1旨 阅读全文
posted @ 2017-08-29 09:22 noticeable 阅读(6766) 评论(2) 推荐(0)
摘要: 在之前的文章中,已经讲过将esp-idf 运用linux自带的工具下载,但是为了开发的系统性,这里运用eclipse来对idf进行整体的编译。 首先 运行eclipse,将workspace选定在/home/li/esp32/workspace/hello_world下 使用指令 将本次项目需要用到 阅读全文
posted @ 2017-08-27 14:33 noticeable 阅读(2416) 评论(0) 推荐(0)
摘要: 版权声明:本文为博主原创文章,未经博主本人不得转载。联系邮箱:mynoticeable@gmail.com 1、ubuntu 14.04下搭建esp32开发环境 2、UBUNTU14.0.4安装eclipse 3、unbuntu14.04下的串口软件monicom的使用 4、ESP32 window 阅读全文
posted @ 2017-08-26 08:02 noticeable 阅读(2496) 评论(0) 推荐(0)
摘要: eclipse IDE是一款开源的前端编程软件,它提供了编写,编译和调试ESP-IDF项目的图形集成开发环境。 首先在https://www.obeo.fr/en/eclipse-download?INSTALLER-WIN64中选择需要的对应位数的eclipse。 然后在http://www.or 阅读全文
posted @ 2017-08-25 20:47 noticeable 阅读(5511) 评论(2) 推荐(1)
摘要: 首先保证电脑中的已经下载了git客户端,没有的自行去https://git-scm.com/下载 STEP1: 获得编译工具链 Windows没有内置的“make”环境,所以安装工具链你将需要一个兼容GNU的环境。我们使用MSYS2环境来提供这个。你不需要一直使用这个环境,你可以使用eclipse或 阅读全文
posted @ 2017-08-25 11:33 noticeable 阅读(57794) 评论(0) 推荐(1)
摘要: 本次设计实验源码位于:http://download.csdn.net/detail/noticeable/9922865 实验目的:通过系统的搭建进一步了解FPGA的SOPC开发流程,并借此了姐pll IP核的应用以及用DE-SOC自带的SDRAM缓存输出数据,并为后面的工程实施提供基础。 实验现 阅读全文
posted @ 2017-08-06 18:41 noticeable 阅读(945) 评论(0) 推荐(0)
摘要: 上篇文章的程序源码在:http://download.csdn.net/detail/noticeable/9921952 源码错误现象: 在下载源码文件解压后,打开系统工程,可以看到quartus II下的工程和之前Verilog学习时一样,没有问题 qsy的打开也是没有问题的,在解压路径下选择. 阅读全文
posted @ 2017-08-05 10:42 noticeable 阅读(565) 评论(0) 推荐(0)
摘要: 课程目标:学习并掌握完整的SOPC开发流程。 开发环境:Quartus15.1 学习内容:1、使用QSYS工具建立能够运行流水灯项目的NIOS II处理器系统 2、在quartus ii中添加NIOS II 系统文件(完成SOPC系统搭建); 3、在nios II EDS中创建NIOS ii软件工程 阅读全文
posted @ 2017-08-04 10:45 noticeable 阅读(3834) 评论(0) 推荐(2)
摘要: 下图是比较传统的系统设计开发板的设备图 由于元器件比较多,成本,复杂性和功耗都比较高,所以需要一种新的方案来降低成本和复杂性。 ALTERAL 就提供了一种SOPC解决方案,将系统的I/O、CPU和DSP集成在了FPGA内部,降低了开发的成本。 对于FPGA内部,ALTERA集成 了一个可开发的32 阅读全文
posted @ 2017-08-01 13:20 noticeable 阅读(645) 评论(0) 推荐(0)