07 2017 档案

嵌入式FIFO核的调用
摘要：本次设计源码下载地址：http://download.csdn.net/detail/noticeable/9915523 课程目标：学习调用quartus II 软件的FIFO(先进先出)IP核，并通过仿真，了解其时序。 实验现象：通过quartus II 调用FIFO IP核，并进行不同形式的配 阅读全文
posted @ 2017-07-30 17:02 noticeable 阅读(2730) 评论(0) 推荐(0)
嵌入式ROM核的调用
摘要：本次设计的工具和源码在：http://download.csdn.net/detail/noticeable/9914766 课程目的：调用quartus II提供的rom（read only memory）进行系统项目设计 实验现象：将一组固定的波形数据以MIF的格式存储于fpga中使用IP核构建 阅读全文
posted @ 2017-07-29 14:48 noticeable 阅读(2070) 评论(0) 推荐(0)
用嵌入式块RAM IP核配置一个双口RAM
摘要：本次设计源码地址：http://download.csdn.net/detail/noticeable/9914173 实验现象：通过串口将数据发送到FPGA 中，通过quartus II 提供的in system memory content editor 工具查看RAM中接收到的数据，当需要是， 阅读全文
posted @ 2017-07-28 17:12 noticeable 阅读(3719) 评论(1) 推荐(0)
如何利用Visio设计一个系统的结构图
摘要：首先建立一个空的vison列表 添加图形和连接线 托选一个矩形块到操作台上，并进行底色填充 选择有向线段1拖到矩形模块上，此时有向线段1会自动吸附到矩形的中点处。 此时按下图操作即可取消，自动吸附 托选线段到自己希望放置的位置后，按如下操作将其改为箭头并更改线宽 、 选择线条更改线条相关属性 这样， 阅读全文
posted @ 2017-07-28 09:17 noticeable 阅读(83534) 评论(0) 推荐(3)
FPGA开发随笔汇总
摘要：点击标题即可进入相关随笔. DE-SOC开发板VrilogHDL开发相关部分： （本过程需要Verilog HDL 的基本语言基础） 1、FPGA的发展史及FPGA 的基础架构 2、首先看一下友晶DE-SOC开发板的user manual 3、用VerilogHDL设计一个与门逻辑，并进行前仿和后仿 阅读全文
posted @ 2017-07-28 08:32 noticeable 阅读(937) 评论(0) 推荐(0)
uart通讯协议
摘要：本次设计的源码在http://download.csdn.net/detail/noticeable/9912383 下载 实验目的：通过uart通讯协议的编写，了解FPGA的通讯协议编写的方法。 实验现象：FPAG可以通过USB转TTL工具向电脑收发数据。 相关知识点：1、uart通讯协议是什么及 阅读全文
posted @ 2017-07-27 12:21 noticeable 阅读(12794) 评论(0) 推荐(0)
按键消抖试验及一个数码管电子时钟的设计
摘要：由于本文的工程相对较大，文件的代码压缩后传到CSDN,其中本文的设计源码为test9，所用quartus版本好位quartus15.1，链接如下http://download.csdn.net/detail/noticeable/9909850 设计目的： 选择四个按键， 通过按键使数码管数据可以稳 阅读全文
posted @ 2017-07-24 10:46 noticeable 阅读(2493) 评论(0) 推荐(1)
数码管的动态扫描与驱动
摘要：数码管的基本原理 关于数码管，一个单个的数码管可以看做是多个led灯的集合，如下图所示 其中的8和。都是LED组成的，通过引脚上电即可点亮不同的LED然后组成不同的数字，这个过程在数码管的设计中叫做段选。 在多个数码管的情况下，需要选择哪个数码管点亮，这个在数码管设计中称作位选，多个数码管可以通过位 阅读全文
posted @ 2017-07-19 18:12 noticeable 阅读(5698) 评论(0) 推荐(0)
状态机的设计实例
摘要：状态机机制是流水线设计的重要内容，本文此次通过一个具体例子来详细进行讲解。 设计任务： 建立工程，设计代码 module flag(clk,rst_n,data_in,led); input clk,rst_n; //clk50M,rst_n低电平复位 input [7:0]data_in; out 阅读全文
posted @ 2017-07-18 19:22 noticeable 阅读(4587) 评论(0) 推荐(0)
用一个例子来学习阻塞赋值和非阻塞赋值
摘要：阻塞赋值与非阻塞赋值 阻塞赋值的一般表达式为：目标变量名=驱动表达式 阻塞赋值是一种理想化的数据传输，赋值立即发生，不存在延时行为 非阻塞赋值一般表达式为：目标变量名<=驱动表达式 非阻塞赋值比较接近真实的电路工作状态，应为他从综合的角度考虑到了延时和并行性。 在过程启动中，非阻塞赋值使三条语句同时 阅读全文
posted @ 2017-07-18 14:01 noticeable 阅读(2701) 评论(1) 推荐(0)
设计一个BCD码计数器。
摘要：BCD码计数器的定义： 对于机器语言，机器与人不同，为了让人更好的了解机器语言的数据输出，选用4位二进制数据表示十进制里的每位数据，这便是BCD码。 以下便是BCD码与十进制对应的码表 0 0000 0x0 1 0001 0x1 2 0010 0x2 3 0011 0x3 4 0100 0x4 5 阅读全文
posted @ 2017-07-18 10:34 noticeable 阅读(10069) 评论(1) 推荐(0)
利用IP核设计高性能的计数器
摘要：利用Quartus II的LPM_counter IP核进行设计(利用IP核设计可以迅速高效的完成产品的设计) 新建工程 调用IP核 创建一个新的IP核 选择LMP_COUNTER，语言类型,输出路径。 选择希望输出的寄存器是多少位的,计数类型， 选择计数器类型（直接计数还是以模的形式计数），是否需 阅读全文
posted @ 2017-07-17 16:24 noticeable 阅读(1887) 评论(0) 推荐(1)
计数器设计与应用
摘要：计数器设计验证方案 LED每500ms状态翻转一次。 系统时钟位50MHZ，对应周期即为20ns， 因为需要500ms翻转一次，即需要500_000_000/20次计数。 新建工程 设计输入 module counter(clk50m,rst_n,led); input clk50m,rst_n;/ 阅读全文
posted @ 2017-07-17 10:20 noticeable 阅读(928) 评论(0) 推荐(0)
3-8 译码器的设计
摘要：3-8 译码器真值表 创建工程 按照真值表定义编写Verilog程序 module my3_8(a,b,c,out); input a; input b; input c; output reg [7:0]out;//定义一个8位的位宽.只要是在always块中进行赋值的都要定义为reg类型。 al 阅读全文
posted @ 2017-07-16 15:19 noticeable 阅读(4798) 评论(0) 推荐(0)
点亮一个LED灯
摘要：设计定义： 二选一多路器 两个输入IO,a、b。可以是高电平， 输入按键按下时，LED灯与a端口状态保持一致， 按键释放时，LED灯与b端口状态保持一致 设计输入：创建一个project 编写功能代码 module LED(a,b,key_in,led_out); input a;//输入端口a，b 阅读全文
posted @ 2017-07-15 21:56 noticeable 阅读(1295) 评论(0) 推荐(0)
用VerilogHDL设计一个与门逻辑，并进行前仿和后仿
摘要：执行菜单命令【File】-【New Project Wizard…】，创建工程向导。 在What is the working directory for this project?下选择项目存储地址工作目录，What is the name of this project?下填写工程名，最后一栏填 阅读全文
posted @ 2017-07-15 12:08 noticeable 阅读(8962) 评论(3) 推荐(0)
FPGA的发展史及FPGA 的基础架构
摘要：通过了解早期FPGA的发展，理解FPGA究竟是干什么的，FPGA到底在电子设计领域起到了什么样的作用，下面是一张早期的设计过程 早期的设计流程过程中，只有当硬件完成了才能够得到功能的验证，随着集成电路开发的规模来越大，渐渐的需要一种快速有效的开发平台来完成预期的功能设计的验证，减少研发周期及研发成本 阅读全文
posted @ 2017-07-14 16:35 noticeable 阅读(4752) 评论(0) 推荐(0)
unbuntu14.04下的串口软件monicom的使用
摘要：上篇文章写到了将esp-idf中的examples里的helloworld烧写进了esp32的flash里面，本文就讲讲这个例子的测试和一个项目工程的建立。 首先为了得到esp32输出的信息，需要一个串口软件来对输出进行调试，在linux里通常用 apt-get install minicom 安装 阅读全文
posted @ 2017-07-12 21:15 noticeable 阅读(933) 评论(0) 推荐(0)
ubuntu 14.04下搭建esp32开发环境
摘要：esp32是乐鑫出品的一款集成了wifi和蓝牙的集成模块，板上自带两个哈佛结构的Xtensa LX6 CPU双核处理器,本文主要讲解如何在linux下搭建其编译开发环境。 首先ctrl+alt+t打开终端，sudo -s选择用root权限登陆，以免后面的操作一直要sudo很麻烦。 输入指令： sud 阅读全文
posted @ 2017-07-12 20:39 noticeable 阅读(2662) 评论(0) 推荐(1)
UBUNTU14.0.4安装eclipse
摘要：jdk工具下载地址 http://www.oracle.com/technetwork/java/javase/downloads/jdk8-downloads-2133151.html 点击这个下载。 Eclipse IDE for C/C++ Developers下载地址： http://www 阅读全文
posted @ 2017-07-11 21:45 noticeable 阅读(932) 评论(0) 推荐(0)