2022年6月14日
FPGA VerilogHDL语言 数字钟 按键消抖
摘要： 1.描述 一个简单的基于FPGA的数字钟，语言用的是VerilogHDL，可以实现以下功能： 1. 数码管显示0-59（秒表） 2. 数码管显示：时-分-秒 3. 数码管显示时分秒并且可以设置时间（小时和分钟） 4. 在3的基础上，当分钟为59时，秒数从56-59依次对应不同LED亮 5. 在4的基 阅读全文
posted @ 2022-06-14 18:50 NNV 阅读(257) 评论(0) 推荐(0)