摘要：ftp://ftp.altera.com/outgoing/release/11.0_quartus_windows.exe 1.01GBftp://ftp.altera.com/outgoing/release/11.0_devices_windows.exe 3.92GBftp://ftp.altera.com/outgoing/release/11.0_dsp_builder_windows.exe 58MBftp://ftp.altera.com/outgoing/release/11.0_legacy_nios2_windows.exe 142MB对于CPLD、FPGA和HardCo 阅读全文

摘要：前几天在调试一个项目时想用SignaTap II查看状态机的状态，经过琢磨后发现了使用方法。保存与此，以便以后忘记了再来复习。 附上一个小的状态机测试程序，虽然代码不够完善，但也能达到示范目的。[代码] 阅读全文

摘要：Solution In Cyclone® III devices, the EPCS controller does not automatically assign its output pins to the dedicated configuration pins on the FPGA. Instead, the output pins are exported to the to... 阅读全文

摘要：最近用CYCLONE FPGA做的视频图像叠加板需要存储一些用户配置信息，而EPCS4配置芯片除了存储FPGA配置信息和NIOS II程序外，还有很多存储空间剩余未使用，刚好可以用来做用户配置信息存储。折腾了挺长时间，看了不少文档，都只是提到可以用ALTERA提供的HAL函数来调用EPCS相关的函数。最后只能硬着头皮看“altera_avalon_epcs_flash_controll... 阅读全文

摘要：首先用Verilog语言或者VHDL编写、或者用原理图来画硬件驱动，以数码管驱动为例子，编写Verilog如下：[代码]然后编写一个顶层文件来调用sg7IP.v来测试验证上面的驱动是正常的。我这里编写了sg7top.v来作为顶层文件。[代码]分配管教，编译后下载到DE2-70的开发板中，数码管HEX0显示为F则表示硬件驱动正常。然后打开SOPCBuilder，新建一个component。过程如下图... 阅读全文

摘要：昨日调试NIOSII的时候，用的是10.0的版本，在SOPCBuilder中添加了ALTPLL模块，生成文件后，在QuartusII中无法编译，提示 Error(10130):VerilogHDLerroratpll.v(144):parameter"bandwidth_type"isnotaformalparameterofinstantiatedmodule Error(10130):Veri... 阅读全文

摘要：今天在调试NIOS II的时候，不小心出现了如下错误：Downloading 00000020 ( 0%)Downloading 00801000 (25%)Downloaded 2KB in 0.0s Verifying 00000020 ( 0%)Verify failed between address 0x20 and 0x147Leaving target processor pause... 阅读全文