自动售饮机设计 （状态机）

实验内容：

     1. 设计一个自动售饮料机的控制逻辑电路。

     该机器有一个投币口，每次只能投入1枚1元或5角的硬币。

当投入了1元5角的硬币，机器自动给出1杯饮料。当投入了2元的硬币，机器在自动给出1杯饮料时，还找回1枚5角的硬币。

    确定输入/输出变量、电路的状态并化简，做出状态转换图、状态转换表。

2. 在完成以上逻辑设计后，用VHDL编程并仿真。

自动售饮料机的控制逻辑电路设计

      取投币信号为输入逻辑变量：令A=1表示投入1枚一元硬币。B=1表示投入1枚五角硬币。

逻辑抽象    输出变量：Y=1表示给出一杯饮料。Z=1表示找回一枚五角的硬币。

输出： 所有的输出情况为

YZ = 00、YZ = 10、YZ = 11 。

系统框图：

         输出饮料              输出找零

输入：当前投入的币值，

AB = 00、金额为0；

AB = 01、金额为5角；AB = 10、金额为1元。

输出：

设Z1 =1→   输出饮料；

Z2 =1→输出找零。所有的输出情况为Z1Z2 = 00、Z1Z2 = 10、Z1Z2 = 11 。

分析：

       输出饮料                       输出找零

输入：当前投入的币值，

X1X2 = 00、金额为0；X1X2 = 01、金额为5角；X1X2 = 10、金额为1元。

 

状态分析

状态转换图

所有的输出情况：

Z1Z2 = 00

Z1Z2 = 10

Z1Z2 = 11

设未投币前电路的初始状态为S0，状态S1为已经投入五角硬币，状态S2为已经投入一元硬币。

状态转换表

library ieee;
use ieee.std_logic_1164.all;
entity sell_state is
port( clk , rst : in std_logic;
             x   : in std_logic_vector(1 downto 0);
            y   : out std_logic_vector(1 downto 0));
end sell_state;
architecture behave of sell_state is
type states is (state0 , state1 , state2);
signal state : states;
begin
    process(clk , rst , x)
    begin
        if rst = '1' then state <= state1; y <= "00";
        elsif (clk'event and clk = '1') then
            case state is
                when state0 =>
                    if(x = "01") then state <= state1; y <= "00";
                    elsif(x = "10") then state <= state2; y <= "00";
                    else state <= state0; y <= "00";
                    end if;
                when state1 =>
                    if(x = "10") then state <= state0; y <= "10"; --rst <= '1';
                    elsif(x = "01") then state <= state2; y <= "00";
                    else state <= state1; y <= "00";
                    end if;
                when state2 =>
                    if(x = "10") then state <= state0; y <= "11"; --rst <= '1';
                    elsif(x = "01") then state <= state0; y <= "10"; --rst <= '1';
                    else state <= state2; y <= "00";
                    end if;
            end case;
        end if;
    end process;
end behave;