08 2021 档案

Verilog实例数组
摘要：编写 Verilog 代码多年，至今才无意中发现了一种奇怪的语法，估计见过的这种的写法的人，在 FPGA 开发者中不会超过 20% 吧。 阅读全文
posted @ 2021-08-28 21:42 NeverCode 阅读(5894) 评论(2) 推荐(3)
Xilinx约束学习笔记（二）—— 定义时钟
摘要：为了获得最佳精度路径覆盖信息，必须正确定义时钟。 阅读全文
posted @ 2021-08-24 23:00 NeverCode 阅读(6654) 评论(0) 推荐(1)
Xilinx约束学习笔记（一）—— 约束方法学
摘要：《Xilinx约束学习笔记》为自己阅读 Xilinx 官方 UG903 文档后的学习笔记，大多数为翻译得来，方便大家学习。 阅读全文
posted @ 2021-08-21 15:15 NeverCode 阅读(3701) 评论(0) 推荐(1)