04 2022 档案

Verilog-A DAC测试INL和DNL激励源的搭建
摘要：方案一、只把激励源当成一个译码器，对于设置的参数进行二进制译码 如下图所示： 在verilog-a模块中例化一个参数 可以ADE L中使用，如果需要该参数实现从0到1023的改变，使用ADE L的动态参数或者参数扫描功能即可。 下面静态演示一下模块的使用： Schematic 电压设置为1.1V 为 阅读全文
posted @ 2022-04-29 21:44 nevel 阅读(729) 评论(0) 推荐(0) 编辑
VerilogA 数字序列波形发生器
摘要：基于ColsonZhang/VerilogA-Wave-Generator库进行改进： 在此感谢原作者，提供了生成波形的思路和代码。 本版本具体改进点如下： 1.波形播放完后不再重复播放，而是停在最后一个码字 2.增加了可配置的上升时间和下降时间 使用方法： 1.将以下三个文件保存到同一文件夹，并安 阅读全文
posted @ 2022-04-11 16:46 nevel 阅读(1229) 评论(0) 推荐(0) 编辑