摘要：
先放置一个圆弧，将圆选中；执行Tools -> Convert -> Create Board Cutout from Selected Primitives 阅读全文
posted @ 2018-01-13 14:42
ou_ou
阅读(1951)
评论(0)
推荐(0)
2018年1月13日 #
2018年1月10日 #
摘要：
在cadence 安装目录下文件夹\Cadence\SPB_16.6\tools\capture\library 中有如下常用库，只是部分常用的库，还有很多不常用的也都在目录下面， 1、AMPLIFIER.OLB共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。 2、 阅读全文
posted @ 2018-01-10 09:18
ou_ou
阅读(5286)
评论(0)
推荐(0)
2017年12月3日 #
摘要：
今天在网上找了FPM软件下载，结果却不能打开，于是到处找资料，终于解决了，呵呵，写下来供大家学习。 用UltraEdit打开FPM.exe，查找"33 C0 E9 F2"（注意中间有空格）将33改为8B，F2改为00，然后保存，就可以打开了。 阅读全文
posted @ 2017-12-03 22:14
ou_ou
阅读(1010)
评论(0)
推荐(0)
2017年11月23日 #
摘要：
Allegro16.6 PCB 导入DXF 外框后曲线不闭合，边框不封闭导致的z-copy无法用的问题。解决办法： 菜单栏依次选择 shape--compose shape，options选择好outline，然后Find里面只选择lines,然后点击不闭合的曲线，闭合的shape就可生成了。 阅读全文
posted @ 2017-11-23 14:29
ou_ou
阅读(4918)
评论(0)
推荐(0)
2017年11月21日 #
摘要：
打开原理图工具 Orcad Capture CIS 时，总是会弹出startpage 页面，有时候感觉这个东西挺碍事的，还是关了感觉好。解决方法如下：(1) View Toolbar Command Window(2)输入以下命令： SetOptionBool EnableStartPage 0 回 阅读全文
posted @ 2017-11-21 08:53
ou_ou
阅读(3311)
评论(0)
推荐(1)
2017年7月4日 #
摘要：
在应用电路中发现乘法DAC，以前没有用过所谓的乘法DAC。查过资料发现，其实所有的DAC都可以看作是个“乘法器” 将输入数字量与基准电压相乘。 一般DAC的输出是VOUT=VREF*D/M，其中D是输入数字量，M是DAC的模，例如12-bit DAC的模是4096. 那么DAC的用法也比较灵活， 1 阅读全文
posted @ 2017-07-04 11:45
ou_ou
阅读(925)
评论(0)
推荐(0)
2017年6月1日 #
摘要：
Altium Designer破解 1.安装Altium Designer原程序。2.运行AD9KeyGen，点击“打开模板”，加载ad9.ini，如想修改注册名，只需修改：TransactorName = sum sum用你自己的名字替换，其它参数在单机版的情况下无需修改。3.点击“生成协议”，保 阅读全文
posted @ 2017-06-01 11:29
ou_ou
阅读(808)
评论(0)
推荐(0)
2017年4月20日 #
摘要：
内核配置并运行后，挂载SD卡，出现问题： zynq> mount -t /dev/mmcblk1 /mntmount: mounting /dev/mmcblk0 on /mnt failed: Invalid argument 参考启动信息，发现SD内容：mmcblk0: mmc0:aaaa SS 阅读全文
posted @ 2017-04-20 13:41
ou_ou
阅读(5519)
评论(0)
推荐(0)
2017年4月19日 #
摘要：
ubuntu 14.04 64位系统编译Linux kernel时提示： “mkimage” command not found – U-Boot images will not be built 按照以往经验，我们需要安装依赖包： sudo apt-get install uboot-mkimag 阅读全文
posted @ 2017-04-19 12:47
ou_ou
阅读(577)
评论(0)
推荐(0)
2017年3月14日 #
摘要：
转载 BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用 目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟 阅读全文
posted @ 2017-03-14 15:48
ou_ou
阅读(4146)
评论(0)
推荐(0)
浙公网安备 33010602011771号