随笔分类 -  基础知识及设计技巧总结

摘要：原文链接： 【原创】关于generate用法的总结【Verilog】 - nanoty - 博客园http://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract generate语句允许细化时间（Elaboration-ti 阅读全文

摘要：还在使用FPGA开发环境自带的代码编辑器？还在逐个字母敲击冗长重复的代码？明德扬至简设计法让你快速提高代码编写效率！利用GVIM这一高效的编辑工具并添加自定义模板，通过简短的脚本命令即可自动生成所有常用的逻辑块。 先来说说WIN系统下VIVADO和quartusII绑定GVIM作为默认代码编辑器的方 阅读全文

摘要：本博文设计思想采用明德扬至简设计法。之前都是通过一些完整的案例来分享设计心得，而这篇文章以需要配置多个寄存器的场景讲述核心设计技巧。 在设计案例时发现，经常会配置比较复杂的IP核或驱动一些接口进而操作外设。此时，为了让外设或IP核正常工作，需要对其内部多个寄存器进行适当配置来保证在所需模式下正常工作 阅读全文