摘要：
我们知道dc是为了约束.可是要约束谁? 怎么能把位置描述清楚.? DC在读入所有的verilog文件,link、check_design后，把整个current树分成了一下几个组成: 所有吃进来的module,都称为design. 只有current-design的 in/out 被称为Port 内 阅读全文
摘要：
这是一个实验课. 读入一个vhdl文件，并完成整个dc流程。 实验lab2总结： 复盘: 一开始读入verilog时候，cwd出现了大量的中间文件。 查了read_vhdl也没找到怎么修改存储路径。后来在student guide里面有。 之后读入之后，link时，报错 无法read sc_max. 阅读全文
摘要：
使用setup文件。 DC在invoke起来时，会顺序的执行三个setup文件。 (1) ~usr/.synopsys_dc.setup (2) 安装路径/admin/setup/.synopsys_dc.setup (3) DC_当前工作目录cwd/.synopsys_dc.setup 考虑到，我 阅读全文