摘要: 1.Simple FSM module top_module( input clk, input areset, // Asynchronous reset to state B input in, output out);// parameter A=1'b0, B=1'b1; reg state 阅读全文
posted @ 2021-03-30 23:37 黑衣の甘铃儿 阅读(572) 评论(1) 推荐(1)