2021年3月27日
https://hdlbits.01xz.net/wiki/Shift Register 与 More Circuits答案
摘要： 1.Shift4 module top_module( input clk, input areset, // async active-high reset to zero input load, input ena, input [3:0] data, output reg [3:0] q); 阅读全文
posted @ 2021-03-27 15:59 黑衣の甘铃儿 阅读(313) 评论(0) 推荐(0)