黑衣の甘铃儿

摘要： 1.Count15 module top_module ( input clk, input reset, // Synchronous active-high reset output [3:0] q); always@(posedge clk) begin if(reset) q <= 4'b0 阅读全文