摘要： 时序分析是FPGA开发过程中极为重要的一环。在一些简单的工程中时序约束可能会被忽略，但是时序约束仍然是保证系统正常工作的关键因素之一。quartus ii的时序约束可以通过TimeQuest Timing Analyzer来完成。参考《FPGA现代数字系统设计及应用》1.TimeQuest基本流程T... 阅读全文

摘要： 注：仿真工具为ISE自带simulation1.读入.txt中的文件待读入文件为photo.txt，位于所建工程文件夹中。代码：integer cnt,i;reg [7:0] mem[31:0];reg [5:0] address;integer fp;initialbegin fp = $fope... 阅读全文

摘要： 本文前半部分为转载，后半部分为原创。所使用软件版本为：Keil MDK4.12单片机型号为：STM32F103C8T6STM32第一个demo1.建立文件夹GPIO_TEST存放整个工程项目，在该项目文件夹下建立子文件夹存放不同类别的文件。Obj：存放工程文件Out：存放编译输出文件Sorce：存放... 阅读全文

摘要： timer是软核里的计时器。1.添加nios ii系统加入nios ii processor, ram, jtag, timer,，注意连线。图例中pio,spi都不用添加。2.实例化qsysmodule work( CLOCK_50 ,KEY );input CLOCK_50;input [3:0... 阅读全文

摘要： SignalTap II内置逻辑分析仪是quartus ii开发过程中必要的工具，用于抓取工程运行中实际产生的信号。这与modelsim不同，modelsim属于功能验证，是“理论上”的波形，而signaltap ii抓取的真实的波形（当然也不能保证全对！），是随着码流烧录进FPGA然后综合处一块区... 阅读全文

摘要： 1.新建工程：打开Quartus II 13.0，点击File->New Project Wizard，点击Next后可以看到如图2所示的对话框，选择工程路径给工程命名（注意：工程名必须和顶层模块名一致，否则编译会报错）。这里我们将工程名命名为lights。2.选择器件：这里我们选择Cyclone ... 阅读全文

摘要： 开发板型号：DE-2FPGA型号：EP2C35F672C6N软件型号：Quartus II 13.0电源：输出DC（直流）9V 1.3A下载线：USB-方口下载线准备接好电源线数据线，并等待数据驱动安装，若安装不成功则手动安装；手动安装驱动：控制面板---硬件和声音---设备管理器---通用串行总线... 阅读全文

摘要： 在写testbench时候，需要对各种信号根据时间进行设置。注意所有需要输入被测试模块的信号均为reg型。module test();reg clk;reg sig1, sig2, sig3, sig4, sig5;常见信号设置方式时钟信号一般通过forever语句设置，产生连续时钟。initial... 阅读全文

摘要： 所用板子为altera DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.01.LCD规格与接口DE2板子上的LCD为16*2，是最简单的LCD显示屏。数据储存器地址为第一行00H~0fH，第二行40H~4fH。但是需要注意的是，在需要向数据存贮器赋值时... 阅读全文

摘要： SDRAM容量 = 2^行 * 2^列 * Bank * 数据位宽如下sdram容量 = 2^12 * 2^8 * 4 * 16b = 2^26 = 64Mb = 8MB 阅读全文