• 博客园logo
  • 会员
  • 周边
  • 新闻
  • 博问
  • 闪存
  • 赞助商
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录
 






高人一萌

 
 

Powered by 博客园
博客园 | 首页 | 新随笔 | 联系 | 订阅 订阅 | 管理

04 2017 档案

 
altera小实验——SignalTap II 使用指导
摘要:SignalTap II内置逻辑分析仪是quartus ii开发过程中必要的工具,用于抓取工程运行中实际产生的信号。这与modelsim不同,modelsim属于功能验证,是“理论上”的波形,而signaltap ii抓取的真实的波形(当然也不能保证全对!),是随着码流烧录进FPGA然后综合处一块区... 阅读全文
posted @ 2017-04-10 22:20 尼德兰的喵 阅读(5333) 评论(0) 推荐(0)
nios ii小实验——第一个demo指导书
摘要:1.新建工程:打开Quartus II 13.0,点击File->New Project Wizard,点击Next后可以看到如图2所示的对话框,选择工程路径给工程命名(注意:工程名必须和顶层模块名一致,否则编译会报错)。这里我们将工程名命名为lights。2.选择器件:这里我们选择Cyclone ... 阅读全文
posted @ 2017-04-09 22:35 尼德兰的喵 阅读(780) 评论(0) 推荐(0)
altera小实验——第一个demo指导书
摘要:开发板型号:DE-2FPGA型号:EP2C35F672C6N软件型号:Quartus II 13.0电源:输出DC(直流)9V 1.3A下载线:USB-方口下载线准备接好电源线数据线,并等待数据驱动安装,若安装不成功则手动安装;手动安装驱动:控制面板---硬件和声音---设备管理器---通用串行总线... 阅读全文
posted @ 2017-04-07 17:31 尼德兰的喵 阅读(354) 评论(0) 推荐(0)
testbench——信号的产生
摘要:在写testbench时候,需要对各种信号根据时间进行设置。注意所有需要输入被测试模块的信号均为reg型。module test();reg clk;reg sig1, sig2, sig3, sig4, sig5;常见信号设置方式时钟信号一般通过forever语句设置,产生连续时钟。initial... 阅读全文
posted @ 2017-04-06 19:55 尼德兰的喵 阅读(1193) 评论(0) 推荐(0)