02325_简答题考点
简述软硬件取舍的基本原则:**
- 性价比 , 费用, 速度和其他性能
- 组成技术 过多 不合理
- 从硬件 / 软件分别考虑
简述系列机思想对计算机发展的意义和系列机软件兼容的要求
- 应考虑在现有的硬件, 器件的条件下, 系统要有高的性能价格比, 主要从实现费用, 速度和其他性能要求来综合考虑
- 要考虑到准备采用和可能采用的组合技术, 使之尽可能不要过多或不合理地限制各种组成, 实现技术的采用
- 不能仅从"硬"的角度考虑如何便于应用组成技术的成果和便于发挥器件技术的进展, 还要个更多的从"软"的角度如何为编译和操作系统的实现以及为高级语言的设计提供更多, 更好的硬件支持放在首位
简述编译程序设计者要求指令系统应具有的特性
- 系列机可以较好地解决软件设计环境要求相对稳定和硬件, 器件, 组成等技术在迅速发展之间的矛盾
- 软件可以丰富, 累积, 使软件产量和质量不断提高
- 器件, 硬件和组成又能不断更新, 使之短期内就能提供出性能良好, 价格更便宜的新机器, 有力的促进计算机的发展
- 系列机软件兼容的基本要求是: 必须实现软件的向后兼容, 力争向前兼容
简述中断分成优先级的原因及分级的方法
- 中断分成优先级的原因: 各中断源是相互独立且随机发出中断请求; 当多个中断源同时发出中断请求时, CPU只能先响应和处理其中优先级相对高的中断请求, 因此需要对中断源的响应和处理安排一个优先顺序
- 分级的方法 : 中断分成类后, 同一类内部各中断请求的优先次序一般由软件或通道来管理, 主要是对于不同类的中断要根据中断的性质, 紧迫性, 重要性软件处理的方便性分为若干优先级 , 以便CPU能够有序地对这些中断请求进行相应和处理
简述更新主存内容的写回法和写直达法的基本原理
- 写回法 : 在CPU执行写操作时, 信息只写入cache, 仅当需要替换时, 才将改写过的 cache块先写回主存, 然后再调入新块
- 写直达法 : 利用cache存储器在主存和处理机之间的直接通路, 每当处理机写入cache的同时, 也通过此通路写入主存
--
简述计算机功能分别用硬件和软件实现的优点和缺点
- 计算机功能用硬件实现的优点是速度较快, 性能好; 缺点是不灵活, 适应差
- 计算机功能用软件实现的优点是设计容易, 修改容易; 有灵活的适应性, 缺点是速度, 性能低
简述数据描述符和标志符的差别
- 标志符是每个数据相连的, 合存在一个存储单元中, 描述单个数据的类型特征
- 数据描述符则是与数据分开存放, 用于描述所要访问的数据是整块还是单个的, 访问该数据块或数据元素所要的地址以及其他信息等
简述面向高级语言的优化实现改进CISC指令系统的途径
- 通过对源程序中各种高级语言的使用频度进行统计来分析改进;
- 如何面向编译, 优化代码生成来改进
- 改进指令系统, 使它与各种语言间的语义差异都有同等的缩小
- 采用让计算机具有分别面向各种高级语言的多种指令系统, 多种系统结构的面向问题动态自寻优的计算机系统
- 发展高级语言计算机
简述中断系统的主要功能和要求
- 中断系统的主要功能包括: 中断请求的保护和清除, 优先级的确定, 中断断点及现场的保护, 对中断请求的分析和处理以及中断返回
- 中断系统的要求 : 高的中断响应速度; 中断处理的灵活性
简述数据流计算机存在的问题
- 如果题目本身数据相关性强, 内涵并行性不多时, 就会使效率比传统的Von Neumann型机低
- 在数据流计算机中为给数据建立, 识别, 处理标识, 需要花费较多的辅助开销和较大的存储空间
- 数据流计算机不保存数组, 在处理大型数组是, 会增加额外的传输开销
- 数据流语言的变量代表数值, 使程序员无法控制存储分配
- 数据流计算机互联网络设计困难,输入/ 输出系统不够完善
- 数据计算机没有程序计数器, 给诊断和维护带来困难
--
简述系列机实现对计算机发展的意义
- 采用系列机可以较好地地解决软件设计环境要求相对稳定和硬件, 器件, 组成等技术飞速发展的矛盾
- 软件可以丰富积累
- 器件, 硬件和组成能不断更新
- 使之短期内能提供性能更便宜的新机器, 有力地促进计算机的发展
简述设计RISC的基本原则
- 确定指令系统时, 只选择使用频度很高的那些指令, 再增加少量能有效支持操作系统, 高级语言实现及其功能的指令
- 减少指令系统所用寻址方式种类
- 让所有指令都在一个机器周期内完成
- 扩大通用寄存器数
- 大多数指令用硬联控制实现, 少数指令用程序实现
- 通过精简指令和优化编译程序, 简单有效地支持高级语言的实现
简述串行链接总线控制方式的优点
- 选择算法简单
- 用于解决总线分配的控制线的线数少, 只需3根, 且不取决于部件的数量
- 部件的增减容易, 只需简单地把它连到总线上或从总线去掉即可
- 可扩展性好
- 由于逻辑简单, 容易通过重复设置提高可靠性
简述多处理机与阵列机在并行等级,硬件, 算法和系统管理上的区别
- 并行等级不同, 阵列处理机主要针对向量数组, 实现向量指令操作级的并行是并发并行中的同时性
- 多处理机实现的是作业或任务间的并行, 是开发并行中的并发性
- 硬件结构上多处理机中的多个处理机要用多个指令部件控制, 通过共享主存或机间互联网络实现异步通信
- 在算法上, 不限于向量数组, 还要挖掘和实现更多的通用算法中隐含的并行性
- 在系统管理上, 要更多的依靠操作系统等软件手段, 有效地解决资源分析和管理, 特别是任务分配, 处理机调度, 进程的同步和通信等问题
简述控制驱动的控制流方式和数据驱动的数据流方式的特点
- 控制驱动的控制流方式的特点: 通过访问共享的数据存储单元让数据在指令间传递 ; 指令执行的顺序隐含于控制流中, 但却可显式地使用专门的控制操作符来实现并行处理; 指令执行的顺序受程序计数器控制
- 数据驱动的数据流方式的特点 : 没有通常的共享变量的概念 ; 指令执行的顺序只受指令中数据相关性的制约 ; 数据是以数据令牌的方式直接在指令之间传递
根据CPU访问存储器数据情况, 论述存储体系构成的主要依据
- 当CPU要用到某个地址的内容时, 希望它已在速度最快的存储器中, 要求能预知未来被访问的信息的地址
- 预知的依据是基于计算机程序具有局部性; 程序的局部性包括时间和空间上的局部性 ; 前者指最近的未来要用到信息可能是现在正在使用的信息, 后者指的是最近的未来将要使用的信息与现在正在使用的信息在程序空间上是邻近的
- 程序的局部性允许最高层次的存储器不存入整个程序, 只需将最近用过的块或页存入
- 预知的准确性是存储层次设计好坏的主要标志, 预知的准确性很大程度取决于所用的算法和地址变换方式
- 程序的局部性是最高层的存储器命中率提高, 这是存储层次构成的主要依据
--
简述模拟和仿真的区别
- 模拟和仿真的主要区别在于解释用的语言
- 仿真使用微程序解释, 其解释程序存储于控制存储器中
- 模拟使用机器语言程序解释, 其解释程序存储于主存中
简述标志符数据的主要优点
- 简化了指令系统, 程序设计和编译程序
- 便于实现一致性校验
- 能由硬件自动变换数据类型
- 支持数据库系统实现与数据类型无关的要求
- 为软件调试和应用软件开发提供了支持
简述总线独立请求控制方式的优点和缺点
- 优点 : 总线分配速度快. 所有部件的请求同时送到总线控制器, 不用查询; 控制器可以使用程序可控的预定方式, 自适应方式, 循环方式或它们的混合方式灵活确定下一个使用总线部件; 能方便地隔离失效部件的请求
- 缺点 : 控制线数量过大, 为控制N个设备必须有2N+1根控制线; 总线控制器复杂
简述Cache存储器地址映像, 地址变换概念以及映像规则的选择要求
- 地址映像就是将每个主存块按某种规则存入cache中
- 地址变换就是每次访问主存地址时, 如何将主存地址转变为cache地址
- 映像规则的选择要求 : 除了看所用的地址映像和变换硬件速度高, 价格低, 便于实现外; 还要看块冲突概率是否低; cache利用率是否高
简述机群系统比起传统并行系统具有的优点 (2)
- 系统有高的性价比
- 系统的开发周期短
- 系统的可扩展性好
- 系统的资源利用率高
- 用户投资风险小
- 用户编程方便
--
简述指令字格式优化的措施
- 采用扩展操作码, 并根据指令的频度Pi的分布状况选择合适的编码方式, 以缩短操作码的平均码长
- 采用多种寻址方式, 以缩短地址码的长度, 并在有限的地址字段内提供内提供更多的地址信息
- 采用0,1,2,3等多种地址制, 以增强指令的功能
- 在同种地址制内再采用多种地址形式, 让每种地址字段都可以有多种长度, 且让长操作码与短操作码进行组配
- 在维持指令字在存储器中按整数边界存储的前提下, 使用多种的指令字长度
简述引入数据表示的原则
- 看系统的效率是否有显著提高 , 包括实现时间和存储空间是否有显著减少; 实现时间是否减少又主要看主存和处理机之间传递的信息量是否减少
- 看引入这种数据表示后, 其通用性和使用率是否提高 ; 如果只对某种数据结构的实现效率高, 而对其他数据结构的实现效率低, 或应用较少, 将导致性价比下降
简述数组多路通道的数据传送方式
- 数据多组通道在每选择一台设备后, 要连续传送完固定K个字节的成组数据后才能释放总线;
- 通道再去选择下一台设备, 再传送该设备的K个字节
- 如此, 以成组方式轮流交叉地为多台高速设备服务
- 某台设备想要传送N个字节的数据, 就要先后经过 N/K次申请使用通道总线才行
简述SIMD系统的互连网络的设计目标
- 结构不要过于复杂, 以降低成本
- 互连要灵活, 以满足算法和应用的需要
- 处理单元间信息交换所需传送步数尽可能少, 以提高速度性能
- 能用规整单一的基本构件组合而成, 或经多次通过或多级连接来实现复杂的互联, 使模块性能好, 以便于VLSI(硬件)实现并满足系统别的可扩充性

浙公网安备 33010602011771号